P)

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

V (11)特許出願公開番号

特開平11-67486

(43)公開日 平成11年(1999)3月9日

(51) Int.Cl.<sup>6</sup>

識別記号

FΙ

H 0 5 F 3/02

H05F 3/02

L

H03F 1/52

H03F 1/52

z

審査請求 未請求 請求項の数6 OL (全 7 頁)

(21)出願番号

(22)出願日

特願平9-219565

平成9年(1997)8月14日

(71)出顧人 000000295

000000233

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72)発明者 水永 直

東京都港区虎ノ門1丁目7番12号沖電気工


業株式会社内

(74)代理人 弁理士 小岩井 雅行 (外2名)

(54) 【発明の名称】 ESD保護回路及びESD保護回路を含むパッケージ

#### (57)【要約】

【課題】 高周波増幅器などの高周波領域の信号を対象とする回路の保護に適したESD保護回路を提供する。 【解決手段】 保護対象である高周波増幅器22の入力inと入力端子23とを結ぶ信号線に、一端が接続されたインダクタL1と、インダクタL1の他端にカソードが接続され、アノードがGNDに接続されたダイオードD1と、当該信号線に、一端が接続されたインダクタL2と、インダクタL2の他端にアノードが接続され、カソードがVDDに接続されたダイオードD2とで、ESD保護回路11を構成する。



# 【特許請求の範囲】

【請求項1】 高周波領域の信号を対象とする信号処理 回路を、静電気から保護するためのESD保護回路であって、

インダクタとダイオードを直列に接続した第1回路であって、一方の端が、前記信号処理回路への信号入力端子と前記信号処理回路を接続する信号線である入力信号線と接続され、他方の端がグラウンドに接続された第1回路と、

インダクタとダイオードを直列に接続した第2回路であって、一方の端が、前記入力信号線と接続され、他方の端が電源線に接続された第2回路とを備えることを特徴とするESD保護回路。

【請求項2】 高周波領域の信号を対象とする信号処理 回路を、静電気から保護するためのESD保護回路であって、

一方の端が、前記信号処理回路への信号入力端子と前記信号処理回路を接続する信号線である入力信号線に接続されたインダクタと、

前記インダクタの他方の端とグラウンドとを接続する第 1ダイオードと、

前記インダクタの他方の端と電源線とを接続する第2ダイオードと、を備えることを特徴とするESD保護回路。

【請求項3】 高周波領域の信号を対象とする信号処理 回路と、

前記信号処理回路と接続された信号処理回路用パッド と

ESD保護回路用パッドと、

前記ESD保護回路用パッドに一方の端が接続されたインダクタと、前記インダクタの他方の端とグラウンドとを接続する第1ダイオードと、前記インダクタの他方の端と電源線とを接続する第2ダイオードとからなるESD保護回路とが形成されたチップと、

前記信号処理回路への入力信号が入力されるリードあって、前記信号処理回路用パッドと接続されたリードと、前記リードと前記ESD保護回路用パッドとを接続するボンディングワイヤーとを備えることを特徴とするESD保護回路を含むパッケージ。

【請求項4】 高周波領域の信号を対象とする信号処理 回路と、

前記信号処理回路と接続された信号処理回路用パッドと、

ESD保護回路用パッドと、

前記ESD保護回路用パッドに一方の端が接続されたインダクタと、前記インダクタの他方の端とグラウンドとを接続する第1ダイオードと、前記インダクタの他方の端と電源線とを接続する第2ダイオードとからなるESD保護回路とが形成されたチップと

前記信号処理回路への入力信号が入力されるリードあっ

て、前記信号処理回路用パッドと第1ボンディングワイヤーによって接続されたリードと、

前記信号処理回路用パッドと前記ESD保護回路用パッドとを接続する第2ボンディングワイヤーとを備えることを特徴とするESD保護回路を含むパッケージ。

【請求項5】 前記ボンディングワイヤーが、1つ以上の中継点で電気的に接続された複数本のボンディングワイヤーからなることを特徴とする請求項3記載のESD保護回路を含むパッケージ。

【請求項6】 前記第2ボンディングワイヤーが、1つ以上の中継点で電気的に接続された複数本のボンディングワイヤーからなることを特徴とする請求項4記載のESD保護回路を含むパッケージ。

# 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えば、無線周波数帯(RF)を目的周波数とする高周波増幅器など、高周波領域の信号を対象とする信号処理回路を、静電気による破壊から保護するためのESD(electrostatic discharge)保護回路と、そのような信号処理回路を備え、ESD保護回路を含むパッケージに関する。

[0002]

【従来の技術】従来より、静電気によって回路が破壊されるのを防ぐために、当該回路の入力部分にESD保護回路を付加することが行われている。以下、高周波増幅器を保護する場合を例に、図6を用いて、従来のESD保護回路の構成、動作を説明する。

【0003】図示したように、従来のESD保護回路21は、保護対象である高周波増幅器(RF Amp)22の入力inと入力端子23を結ぶ信号線(以下、入力信号線と表記する)のいずれかの部分に、カソードが接続され、GNDにアノードが接続されたダイオードD1と、やはり入力信号線のいずれかの部分にアノードが接続されたダイオードD2とから構成されている。図示した回路では、入力端子23に、負電位の高電圧パルス状サージが印加された場合、ダイオードD1がONする。その結果、入力inの電位は、ダイオードD1のON電圧でクランプされる。一方、入力端子23に、正電位の高電圧パルス状サージが印加された場合には、ダイオードD2がONし、入力inの電位は、ダイオードD2のON電圧でクランプされる。

## [0004]

【発明が解決しようとする課題】このように、ESD保護回路を設けておけば、入力端子に高電圧パルスが入力されても、保護対象回路に、その高電圧パルスが直接入力されることを防ぐことが出来る。しかしながら、従来のESD保護回路を用いて、高周波増幅器のような高周波領域の信号を対象とする回路を保護した場合、ESD保護回路を構成するダイオードの寄生容量の影響によ

り、回路の通常動作時の性能が劣化してしまうことがあった。

【0005】すなわち、ダイオードは寄生容量を有しているため、図6に示したESD保護回路は、実際には、図7に示したように、ダイオードD1、D2にそれぞれ並列にキャパシタC1、C2が接続されている回路とみなせるものとなっている。ESD保護回路によって保護される回路が、低周波領域の信号を対象とする回路であった場合、入力信号線上を伝搬する信号は低周波信号であるので、キャパシタC1、C2は、高インピーダンス素子として機能することになる。このため、キャパシタC1、C2の存在は、入力信号線の信号伝送にほとんど影響を与えない。

【0006】これに対して、保護対象回路が高周波増幅・器である場合、通常動作時に入力信号線上を伝搬される信号は高周波信号であるので、キャパシタC1、C2は、低インピーダンス素子として機能することになる。従来のESD保護回路を用いた場合には、その結果として入力信号線上を伝搬される信号が乱されることとなり、保護対象回路の性能の劣化等が生じていた。

【0007】そこで、本発明の課題は、例えば、高周波増幅器などの高周波領域の信号を対象とする回路の保護に適したESD保護回路を提供することにある。また、本発明の他の課題は、そのようなESD保護回路を含むパッケージを提供することにある。

#### [0008]

【課題を解決するための手段】本発明の第1の態様によるESD保護回路は、インダクタとダイオードを直列に接続した第1回路であって、一方の端が、信号処理回路への信号入力端子と信号処理回路を接続する信号線である入力信号線と接続され、他方の端がグラウンドに接続された第1回路と、インダクタとダイオードを直列に接続した第2回路であって、一方の端が、入力信号線と接続され、他方の端が電源線に接続された第2回路とを備える。

【0009】すなわち、第1の態様のESD保護回路は、信号入力端子に通常のレベルの信号が入力されているときに、直列共振回路として機能する第1及び第2回路を備える。より具体的には、第1、第2回路は、正あるいは負の高電圧パルスをグラウンド(GND)あるいは電源線(VDD)に逃がすためのダイオードと、そのダイオードに直列に接続されたインダクタとからなるため、ダイオードがONとなっていない状態では、ダイオードの寄生容量とインダクタを直列に接続した直列共振回路のインドの寄生容量とインダクタを直列に接続した直列共振回路のインピーダンスは、ある周波数で極小値を示し、信号の周波数の、その周波数からの隔たりが大きくなるほど高いインピーダンスを示す。このため、適当な大きさのインダクタの設けた本ESD保護回路を用いれば、信号処理回路の目的周波数領域においてESD保護回路のインピー

ダンスが低くなることを防止できるので、通常動作時の 性能に大きな悪影響を与えることなく、高周波増幅器な どの高周波信号を対象とする信号処理回路を静電気によ る破壊から保護できることになる。

【0010】本発明の第2の態様によるESD保護回路は、一方の端が、信号処理回路への信号入力端子と信号処理回路を接続する信号線である入力信号線に接続されたインダクタと、インダクタの他方の端とグラウンドとを接続する第1ダイオードと、インダクタの他方の端と電源線とを接続する第2ダイオードとを備える。

【0011】すなわち、本発明の第2の態様によるESD保護回路は、第1の態様のESD保護回路において、2個設けられていたインダクタを1個にしたものとなっている。この構成のESD保護回路によっても、目的周波数領域においてESD保護回路のインピーダンスが低くなることを防止できるので、第1の態様のESD保護回路と同様に、通常動作時の性能に大きな悪影響を与えることなく、高周波増幅器などの高周波信号を対象とする信号処理回路を静電気による破壊から保護できることになる。しかも、ESD保護回路を構成するために形成することが必要なインダクタの数が、第1の態様のESD保護回路に比して少なくなっているので、第2の態様のESD保護回路は、第1の態様のESD保護回路よりも、小さな占有面積で実現できることになる。

【0012】本発明の第1の態様によるESD保護回路を含むパッケージは、高周波領域の信号を対象とする信号処理回路と、信号処理回路と接続された信号処理回路用パッドと、ESD保護回路用パッドと、ESD保護回路用パッドに一方の端が接続されたインダクタと、インダクタの他方の端とグラウンドとを接続する第1ダイオードと、インダクタの他方の端と電源線とを接続する第2ダイオードとからなるESD保護回路とが形成されたチップを備える。さらに、第1の態様によるパッケージは、信号処理回路への入力信号が入力されるリードあって、信号処理回路用パッドと接続されたリードと、リードとESD保護回路用パッドとを接続するボンディングワイヤーとを備える。

【0013】このように、本発明の第1の態様のパッケージは、本発明の第2の態様のESD保護回路と同様の構成のESD保護回路と、信号処理回路への信号入力端子である、パッケージに設けられたリードとをボンディングワイヤーで接続した構成を有する。すなわち、第1の態様のパッケージは、当該ボンディングワイヤーの寄生インダクタ成分をも回路要素として含む直列共振回路を有するように構成される。

【0014】このような構成を有するパッケージによれば、チップ上にESD保護回路の構成要素として形成しなければならないインダクタは、第2の態様のESD保護回路内のインダクタよりも小さなインダクタンスの素子であって良いことになる。すなわち、本構成を採用す

れば、より占有面積の小さなインダクタをチップ上に形成するだけで、その通常動作時の性能に悪影響を与えることなく、信号処理回路を静電気による破壊から保護できることになる。

ŧ.

【0015】本発明の第2の態様によるESD保護回路を含むパッケージは、高周波領域の信号を対象とする信号処理回路と、信号処理回路と接続された信号処理回路用パッドと、ESD保護回路用パッドと、ESD保護回路用パッドに一方の端が接続されたインダクタと、インダクタの他方の端とグラウンドとを接続する第1ダイオードと、インダクタの他方の端と電源線とを接続する第2ダイオードとからなるESD保護回路とが形成されたチップを備える。さらに、第2の態様によるパッケージは、信号処理回路への入力信号が入力されるリードあって、信号処理回路への入力信号が入力されるリードあって、信号処理回路用パッドと第1ボンディングワイヤーによって接続されたリードと、信号処理回路用パッドとを分して接続されたリードと、信号処理回路用パッドとを接続する第2ボンディングワイヤーとを備える。

【0016】このように、本発明の第2の態様によるパッケージは、チップ上に形成されるESD保護回路のインダクタと、信号処理回路への信号入力端子であるリードとの接続が、当該リードと信号処理回路用パッドとを接続する第1ボンディングワイヤーと、信号処理回路用パッドとESD保護回路用パッドとを接続する第2ボンディングワイヤーとを介して行われるように構成される。すなわち、第2の態様のパッケージは、第1、第2ボンディングワイヤーの寄生インダクタ成分をも回路要素として含む直列共振回路を有するように構成される。従って、本構成を採用した場合、通常、第3の態様のESD保護回路内のインダクタよりも占有面積の小さなインダクタをチップ上に形成するだけで、その通常動作時の性能に悪影響を与えることなく、信号処理回路を静電気による破壊から保護できることになる。

【0017】また、第1の態様によるパッケージを構成するに際して、リードとESD保護回路用パッドとの接続が、1つ以上の中継点で電気的に接続された複数本のボンディングワイヤーによって行われるようにしてして、第2の態様によるパッケージを構成するに際して、信号処理回路用パッドとESD保護回路用パッドとESD保護回路用パッドとの接続が、1つ以上の中継点で電気的に接続された複数本のボンディングワイヤーによって行われるようにしてもい。このようにより多くのボンディングワイヤーによってESD保護回路とリードの接続が行われるようにした場合には、チップ上により小さなサイズのインダクタを形成するだけで所望の特性を有するパッケージが得られることになる。なお、中継点としては、例えば、パッケージに設けられている、信号の入出力のために使用する必要がないリード等を利用することが出来る。

[0018]

【発明の実施の形態】以下、本発明の実施の形態を図面

を参照して具体的に説明する。

<第1実施形態>図1に、本発明の第1実施形態による ESD保護回路の構成を示す。図示したように、第1実 施形態のESD保護回路11は、インダクタし1、L2 とダイオードD1、D2とからなる。なお、図中に示してあるC1、C2は、それぞれ、ダイオードD1、D2の寄生容量である(キャパシタが別途設けられている訳ではない)。

【0019】インダクタレ1の一端は、保護対象である 高周波増幅器(RF Amp)22の入力inと入力端子 23とを結ぶ信号線に接続されている。ダイオードD1 のカソードは、インダクタL1の他端に接続されてお り、ダイオードD1のアノードは、GNDに接続されて いる。また、インダクタレ2の一端も、同じ信号線に接 続されており、ダイオードD2のアノード、カソード は、それぞれ、インダクタL2の他端、VDDに接続さ れている。なお、第1実施形態では、インダクタL1、 L2、ダイオードD1、D2は、高周波増幅器22と共 に同一のチップ上に形成されており、インダクタレ1、 し2と高周波増幅器22の入力inとの接続も、チップ 上で行われている。また、インダクタL1、L2は、寄 生容量C1、C2の大きさと、高周波増幅器22が対象 とする信号の周波数に基づき決定されたインダクタンス を有する素子となっている。

【0020】このESD保護回路11は、入力端子23に正、あるいは、負電位の高電圧パルスが印可された際には、従来のESD保護回路と同様に機能する。すなわち、入力端子23に、負電位の高電圧パルスが印加されたときには、ダイオードD1がONし、入力inの電位は、ダイオードD1のON電圧でクランプされる。一方、入力端子23に、正電位の高電圧パルスが印加されたときには、ダイオードD2がONし、入力inの電位は、ダイオードD2のON電圧でクランプされる。

【0021】一方、入力端子23に入力される信号が通常レベルの信号であるときには、ESD保護回路11を構成しているインダクタL1とダイオードD1からなるGND側の回路は、インダクタL1と寄生容量C1とからなる直列共振回路として機能する。そして、VDD側の回路も、インダクタL2と寄生容量C2とからなる直列共振回路として機能する。

【0022】すなわち、GND側とVDD側に設けられている各回路は、図2に示したように、低周波領域の信号に対しては、ダイオードの寄生容量の大きさに応じたインピーダンスを示し、高周波領域の信号に対しては、インダクタの大きさに応じたインピーダンスを示す回路(インピーダンスがある周波数(共振周波数)で極小値を取る回路)として機能する。周知のように、直列共振回路の周波数・インピーダンス特性は、インダクタの大きさを調整することにより制御可能である。

【0023】このため、適当な大きさのインダクタを設

けたESD保護回路11を用いれば、入力信号の周波数が高くなるにつれインピーダンスが低下していた従来のESD保護回路を用いた場合に比して、入力端子23に入力された高周波信号を、より変化の少ない状態で、高周波増幅器22などの保護対象回路に渡すことが出来ることになる。すなわち、第1実施形態のESD保護回路11を用いれば、その通常動作時の性能に悪影響を与えることなく、高周波増幅器22を静電気による破壊から保護できることになる。

ù.

【0024】<第2実施形態>図3に、本発明の第2実施形態によるESD保護回路の構成を示す。図示したように、第1実施形態のESD保護回路12は、1つのインダクタしとダイオードD1、D2とからなる。ダイオードD1のアノードはGNDに接続されている。ダイオードD1のカソードは、ダイオードD2のアノードと接続されており、ダイオードD2のカソードはVDDに接続されている。ダイオードD1、D2からなる回路は、両者の接続点aで、インダクタしを介して、高周波増幅器22の入力inと入力端子23とを結ぶ信号線に接続されている。

【0025】すなわち、第2実施形態のESD保護回路12は、第1実施形態のESD保護回路11のインダクタして、第1実施形態のESD保護回路12も、第1実施形態のESD保護回路12も、第1実施形態のESD保護回路11と同様に、低周波に対しては誘導性のインピーダンスを示し、高周波に対しては誘導性のインピーダンスを示し、容量性から誘導性に変わるときにインピーダンスが最小値をとることになる。従って、本ESD保護回路12を用いた場合にも、従来のESD保護回路を用いた場合に比して、入力端子23に入力された高周波信号を、より変化の少ない状態で、高周波増幅器22などの保護対象回路に渡すことが出来ることになる。

【0026】しかも、ESD保護回路12は、1つのインダクタと2つのダイオードで構成できるので、2つのインダクタと2つのダイオードからなる第1実施形態のESD保護回路11の形成に必要とされる面積よりも、インダクタ1つ分少ない面積で形成できる回路にもなっている。

【0027】<第3実施形態>図4に、本発明の第3実施形態を示す。図から明らかなように、第3実施形態のESD保護回路13は、第2実施形態のESD保護回路12(図3)と同様の構成を有する。ただし、第3実施形態のESD保護回路13のインダクタL(1)は、高周波増幅器22のinに繋がるパッド(PAD(in))とは別に設けられたパッド(PAD(in2))と接続されており、PAD(in2)は、PAD(in)とボンディングワイヤーWによって接続される、高周波増幅器22への信号入力端子であるパッケージのリード(in)23と、ボンディングワイヤーW2によって接続される。

【0028】このように、ESD保護回路13のインダ クタレ'(1)は、高周波増幅器22への信号が入力される リード(in) 23に、ボンディングワイヤーW 2を介して 接続されているので、リード(in)23には、GND側 に、ボンディングワイヤーW2の寄生インダクタ成分 L'(2)とインダクタL'(1)とダイオードD1の寄生容量 C1 (図示せず) からなる直列共振回路が設けられてい ることになる。また、VDD側には、ボンディングワイ ヤーW2の寄生インダクタ成分し'(2)とインダクタし' (1)とダイオードD2の寄生容量C2(図示せず)から なる直列共振回路が設けられていることになる。、従っ て、ボンディングワイヤーW2とESD保護回路13か らなる部分は、第2実施形態のESD保護回路12と同 様に、低周波に対しては容量性のインピーダンスを示 し、高周波に対しては誘導性のインピーダンスを示し、 容量性から誘導性に変わるときにインピーダンスが最小 値をとることになる。従って、図4に示した構成によれ ば、従来のESD保護回路を用いた場合に比して、リー ド(in)に入力された高周波信号を、より変化の少ない状 態で、高周波増幅器22などの保護対象回路に渡すこと が出来ることになる。

【0029】さらに、ボンディングワイヤーW2の寄生インダクタンスを利用して、直列共振回路を形成しているので、チップ上に形成するインダクタレ'(1)は、第2実施形態のESD保護回路12内のインダクタレよりも小さなインダクタンスの素子であって良い。すなわち、第3実施形態の構成を採用すれば、より占有面積の小さなインダクタをチップ上に形成するだけで、その通常動作時の性能に悪影響を与えることなく、高周波増幅器22を静電気による破壊から保護できることになる。

【0030】〈第4実施形態〉図5に、本発明の第4実施形態を示す。図から明らかなように、第4実施形態のESD保護回路14は、第3実施形態のESD保護回路13(図4)と同様の構成を有する。ただし、第4実施形態のESD保護回路14のインダクタし、(1)と繋がれたPAD(in2)は、パッケージのリード(in2)とボンディングワイヤーW2、によって接続されている。なお、リード(in2)は、パッケージを動作させる際に、使用されないリードとなっている。

【0031】リード(in2)は、高周波増幅器22のinに繋がるパッド(PAD(in))とボンディングワイヤーW3によって接続されており、PAD(in)は、高周波増幅器22への信号入力端子であるリード(in)23とボンディングワイヤーWによって接続されている。

【0032】すなわち、ESD保護回路14のインダクタし''(1)は、高周波増幅器22への信号入力端子であるリード(in)に、ボンディングワイヤーW、W3、W2'を介して接続されている。このため、リード(in)には、GND側に、ボンディングワイヤーW、W3、W2'の寄生インダクタ成分し(4)、し'(3)、し''(2)と、

ESD保護回路14内のインダクタレ'(1)と、ダイオードD1の寄生容量C1(図示せず)からなる直列共振回路が設けられていることになる。また、VDD側には、同じインダクタ成分とダイオードD2の寄生容量C2(図示せず)からなる直列共振回路が設けられていることになる。

ù.

【0033】ボンディングワイヤーの寄生インダクタ成分とESD保護回路14内の素子によって形成される各直列共振回路は、低周波に対しては容量性のインピーダンスを示し、高周波に対しては誘導性のインピーダンスを示し、容量性から誘導性に変わるときにインピーダンスが最小値をとることになる。従って、図5に示した構成によっても、第3実施形態と同様に、リード(in)23に入力された高周波信号を、変化の少ない状態で、高周波増幅器22などの保護対象回路に渡すことが出来ることになる。

【0034】さらに、複数のボンディングワイヤーの寄生インダクタンスを利用して、直列共振回路を形成しているので、チップ上に形成するインダクタし"(1)は、第3実施形態のESD保護回路13内のインダクタし"(1)よりも小さなインダクタンスの素子であって良い。すなわち、第4実施形態の構成を採用すれば、より占有面積の小さなインダクタをチップ上に形成するだけで、通常動作時の性能に悪影響を与えることなく、高周波増幅器22などの高周波信号を対象とする回路を静電気による破壊から保護できることになる。

【0035】<変形形態>第3実施形態では、PAD(in2)とリード(in)をボンディングワイヤーによって接続しているが、PAD(in2)とPAD(in)を直接ボンディングワイヤーによって接続しても良いことは当然であ

る。また、第4実施形態では、PAD(in2)とPAD(in)との電気的接続を実現するために、リード(in2)を2本のボンディングワイヤーの中継点として用いているが、リード以外のものをボンディングワイヤーの中継点として用いても良いことも当然である。

#### [0036]

【発明の効果】本発明によれば、通常動作時の性能に悪 影響を与えることなく、高周波増幅器などの高周波信号 を対象とする回路を静電気による破壊から保護できるこ とになる。

# 【図面の簡単な説明】

【図1】本発明の第1実施形態を説明するための回路図である。

【図2】第1実施形態のESD保護回路の周波数・イン ピーダンス特性図である。

【図3】本発明の第2実施形態を説明するための回路図である。

【図5】本発明の第4実施形態を説明するための回路図である。

【図6】従来のESD保護回路を説明するための回路図である。

【図7】従来のESD保護回路の問題を説明するための回路図である。


#### 【符号の説明】

11~14、21 ESD保護回路


22 高周波増幅器

23 信号入力端子、リード(in)

【図1】



【図2】



22 ~

